布图设计名称 ---【 基于和舰0.35μm工艺的高速比较器电路版图 】
| 基本信息 | |||
|---|---|---|---|
布图设计登记号 |
BS.075002760 | ||
布图设计申请日 |
2007年09月25日 | ||
公告日期 |
2008年01月16日 | ||
公告号 |
1521 | ||
布图设计权利人 |
中国科学院半导体研究所 | ||
布图设计创作人 |
刘斯琳、倪卫宁、石寅 | ||
结构 |
MOS | ||
技术 |
CMOS | ||
功能 |
其他 | ||
布图设计权利人省市 |
北京 | ||
布图设计权利人地址 |
中国北京市海淀区清华东路甲35号 | ||
代理机构 |
中科专利商标代理有限责任公司 | ||
代理人 |
王玮 | ||
布图设计创作完成日 |
2007年04月20日 | ||
