专利名称 ---【 三维半导体器件及其制造方法 】
全文链接
| 基本信息 | |||
|---|---|---|---|
申请号 |
CN201510685648.1 | 申请日 |
20151020 |
公开（公告）号
|
CN105374826A | 公开（公告）日
|
20160302 |
科技资源标识
|
 CSTR:32117.16.20151020.CN201510685648.1
|
||
申请（专利权）人
|
中国科学院微电子研究所
|
||
申请人地址
|
100029 北京市朝阳区北土城西路3# | ||
发明人
|
霍宗亮;叶甜春 | 专利类型 | 发明专利 |
摘要
|
一种三维半导体器件，包括多个存储单元，多个存储单元的每一个包括：沟道层堆叠，沿垂直于衬底表面的方向分布；多个绝缘层与多个栅极导电层，沿着沟道层堆叠的侧壁交替层叠；栅极介质层，位于多个栅极导电层与沟道层堆叠的侧壁之间；漏极，位于沟道层堆叠的顶部；源极，位于多个存储单元的相邻两个存储单元之间的衬底中；其中，最下层的绝缘层具有钝化或圆化的角部。依照本发明的三维半导体存储器件及其制造方法，对底部晶体管的尖角进行钝化或圆化，抑制局域电场增强效应而使得底部晶体管栅介质电场均匀分布，从而提高可靠性。
|
||
主权项
|
一种三维半导体器件，包括多个存储单元，多个存储单元的每一个包括：沟道层堆叠，沿垂直于衬底表面的方向分布；多个绝缘层与多个栅极导电层，沿着沟道层堆叠的侧壁交替层叠；栅极介质层，位于多个栅极导电层与沟道层堆叠的侧壁之间；漏极，位于沟道层堆叠的顶部；源极，位于多个存储单元的相邻两个存储单元之间的衬底中；其中，最下层的绝缘层具有钝化或圆化的角部。
|
||
IPC信息 |
|||
|---|---|---|---|
|
IPC主分类号
|
H01L27/115 | ||
|
|
|||
法律状态信息 |
|||||
|---|---|---|---|---|---|
法律状态公告日
|
20160302 | 法律状态
|
公开 | 法律状态信息 | CN201510685648 20160302 公开 公开 |
法律状态公告日
|
20160330 | 法律状态
|
实质审查的生效 | 法律状态信息 | CN201510685648 20160330 实质审查的生效 实质审查的生效IPC(主分类):H01L 27/115申请日:20151020 |
法律状态公告日
|
20190115 | 法律状态
|
授权 | 法律状态信息 | CN201510685648 20190115 授权 授权 |
代理信息 |
|||
|---|---|---|---|
代理机构名称
|
北京蓝智辉煌知识产权代理事务所(普通合伙) 11345 | 代理人姓名
|
陈红 |
