| 申请年 | 2011（1） 2010（1） 2009（11） 2007（1） |
| 授权状态 | 授权（14） |
| 授权年 |
2012（14）
|
| 最终法律状态 |
专利申请权、专利权的转移（14）
|
| 公开年 |
2011（14）
|
| 专利类型 | 发明专利（14） |
| 申请人 |
中国科学院微电子研究所（14）
|
| 排序 | 申请日升序 申请日降序 公开日升序 公开日降序 被引非专利数 被引专利数 被引总数 |
-
[发明专利] 一种可调整量程的堆叠测量电路 - CN101937091B
申请人:中国科学院微电子研究所 申请年:2007 主分类号:G01T1/02
被引非专利数:0 被引专利数:0 被引总数:0
本发明涉及电离辐射剂量测量领域，公开了一种可调整量程的堆叠测量电路，包括：一只或多只基于绝缘体上硅的双探头PMOS辐射剂量计、工作模式选择开关SW以及恒流源Isd；基于绝缘体上硅的双探头PMO... -
[发明专利] 一种CMOS电路单粒子瞬态的建模方法 - CN101964005A
申请人:中国科学院微电子研究所 申请年:2009 主分类号:G06F17/50
被引非专利数:0 被引专利数:13 被引总数:13
本发明公开了一种CMOS电路单粒子瞬态的建模方法，该方法包括：A、将单粒子入射节点处的电荷收集机制采用瞬态电流源来表示；B、在瞬态失效分析时将CMOS电路分为不同的级段，每个级段均由NMOS模... -
[发明专利] 一种ROM-less DDS电路结构 - CN102006066B
申请人:中国科学院微电子研究所 申请年:2009 主分类号:G06F1/02
被引非专利数:0 被引专利数:0 被引总数:0
本发明公开了一种ROM-less DDS电路结构，包括依次连接的流水线累加器、异或逻辑单元、温度计编码器、正弦加权非线性DAC和Gilbert乘法器单元，其中，流水线累加器还连接于Gilber... -
[发明专利] 一种组合等离子体放电装置 - CN102056390B
申请人:中国科学院微电子研究所 申请年:2009 主分类号:H05H1/24
被引非专利数:0 被引专利数:0 被引总数:0
本发明公开了一种组合等离子体放电装置，包括一个位于中间的平板之间的放电和两侧的滚轴之间的放电，该平板之间的放电是由安装在框架上的一个平板地电极和与该平板地电极有一定间隙的高压电极构成，在该平板... -
[发明专利] 基于SOI的射频LDMOS器件及对其进行注入的方法 - CN102054845B
申请人:中国科学院微电子研究所 申请年:2009 主分类号:H01L27/12
被引非专利数:0 被引专利数:0 被引总数:0
本发明公开了一种具有低势垒体引出的射频SOI LDMOS器件，包括底层硅、隐埋氧化层、顶层硅、P-区、N-区、栅氧化层、多晶硅栅层、栅多晶硅化物层、栅电极、氮化硅侧墙、N-漂移区、漏区、漏区硅... -
[发明专利] 电子束正性光刻胶Zep 520掩蔽介质刻蚀的方法 - CN102054668B
申请人:中国科学院微电子研究所 申请年:2009 主分类号:H01L21/02
被引非专利数:0 被引专利数:0 被引总数:0
一种电子束正性光刻胶Zep 520掩蔽介质刻蚀的方法，在介质瞙上沉积一层α-Si薄膜，然后将电子束直写光刻技术得到的高分辨率Zep 520胶图形作为掩瞙，用氯(Cl)基等离子刻蚀α-Si，将高... -
[发明专利] 一种三维硅基电容器的制作方法 - CN102104009A
申请人:中国科学院微电子研究所 申请年:2009 主分类号:H01L21/50
被引非专利数:0 被引专利数:8 被引总数:8
本发明公开了一种利用半导体PN结结电容和硅通孔技术制作高密度三维硅基堆叠电容器的方法，包括：利用成熟的深度反应离子刻蚀、淀积、键合等微电子加工工艺，通过对单层硅基电容芯片刻蚀，形成大的深宽比通... -
[发明专利] 一种在锗衬底上制备金属-氧化物-半导体电容的方法 - CN102103983B
申请人:中国科学院微电子研究所 申请年:2009 主分类号:H01L21/02
被引非专利数:0 被引专利数:0 被引总数:0
本发明公开了一种在锗衬底上采用铪硅氧氮介质制备MOS电容的方法，包括：清洗锗片；在清洗后的锗片上依次淀积氮化硅薄膜和氮化铪薄膜，重复多次淀积多层氮化硅和氮化铪叠层；然后在氮气的氛围中快速热退火... -
[发明专利] 一种差分延时链时间数字转换器 - CN102109812B
申请人:中国科学院微电子研究所 申请年:2009 主分类号:G04F10/00
被引非专利数:0 被引专利数:0 被引总数:0
本发明公开了一种差分延时链时间数字转换器，所述差分延时链时间数字转换器由多个多路开关差分延时链单元级联构成，每个多路开关差分延时链单元由一个触发器和两个可配置的路径延时模块构成，所述触发器至少... -
[发明专利] GPS/GALILEO导航基带处理芯片及导航接收机 - CN102109604B
申请人:中国科学院微电子研究所 申请年:2009 主分类号:G01S19/35
被引非专利数:0 被引专利数:0 被引总数:0
本发明涉及一种GPS/GALILEO导航基带处理芯片及导航接收机，属于全球卫星定位系统的接收机技术领域。所述导航基带处理芯片包括捕获引擎、跟踪通道、嵌入式处理器和接口控制逻辑，嵌入式处理器由控...
